Гаджеты 27 октября 2026, 13:28 МСК

TSMC рассчитывает уменьшить ячейку SRAM на техпроцессе A14 более чем на 19%

По данным DigiTimes, техпроцесс A14 TSMC сократит площадь ячейки SRAM до менее 0,017 мкм², прервав почти восьмилетний застой.

Начиная с N5 площадь ячейки SRAM у TSMC не опускалась ниже 0,021 мкм², а в N3 и N2 с компоновкой 6T почти не менялась. На A14 компания оценивает её менее чем в 0,017 мкм², то есть уменьшение более чем на 19% относительно N5. Серийное производство по A14 запланировано на 2028 год.

Это позволит размещать на чипе больше кеша или отдавать сэкономленное место другим блокам. Для сравнения, Intel 18A обеспечивает около 0,021 мкм², а Samsung такие данные публично не раскрывает.

Также A14 по сравнению с N2 должен дать рост плотности транзисторов на 20% и повышение скорости переключения на 10–15% либо снижение энергопотребления на 30% при той же производительности. TSMC разработала и другие решения для интеграции на системном уровне, включая слой перераспределения с шагом 4,5 мкм.

• Менее 0,017 мкм² против 0,021 мкм² у N5
• Массовое производство A14 — с 2028 года
• Плотность транзисторов +20% к N2